4024 SMD LOGIC GATE
36,30 EGP
دائرة CD4024 (تغليفة SMD) عداد ثنائي ريبل بـ7 مراحل — مقسم كلوك مدمج بشريحة واحدة بمراحل أقل من الـ4040 ذات الـ12 مرحلة بس في مساحة أصغر. | The CD4024 (SMD package) is a 7-stage binary ripple counter — a compact single-chip clock divider offering fewer stages than the 12-stage 4040 but in a smaller footprint.
CD4024 SMD 7-Stage Binary Ripple Counter
The CD4024 (SMD package) is a 7-stage binary ripple counter — a compact single-chip clock divider offering fewer stages than the 12-stage 4040 but in a smaller footprint.
4024 – How It Works
Like the larger 4040, each stage divides the previous one’s output by 2, giving division ratios of 2, 4, 8… up to 128 from its 7 stages — enough for many simple clock-division needs without the extra pins of a full 12-stage counter.
Choose the smaller 4024 over the 4040 specifically when a design only needs division ratios up to 128 and wants to save the extra pins/board space a full 12-stage counter would use.
Key Features
- 7-stage binary ripple counter/divider
- Divides input clock by 2 up to 128
- Compact SMD package
Typical Applications
- Clock frequency division for compact digital systems
- Simple timing signal generation
- Frequency division on space-limited PCBs
Datasheet Specifications
- Supply Voltage: 3V – 15V
- Stages: 7 (÷2 to ÷128)
- Package: SOIC (SMD)
For more background, see ripple counter design: reference. Browse our full range of ICs and microcontrollers.
CD4024 SMD 7-Stage Binary Ripple Counter
دائرة CD4024 (تغليفة SMD) عداد ثنائي ريبل بـ7 مراحل — مقسم كلوك مدمج بشريحة واحدة بمراحل أقل من الـ4040 ذات الـ12 مرحلة بس في مساحة أصغر.
4024 – إزاي شغالة
زي الـ4040 الأكبر، كل مرحلة بتقسم خرج اللي قبلها على 2، وده بيدي نسب قسمة 2، 4، 8… لغاية 128 من الـ7 مراحل بتاعتها — كفاية لكتير من احتياجات تقسيم الكلوك البسيطة من غير أطراف زيادة عداد 12 مرحلة كامل.
اختار الـ4024 الأصغر بدل الـ4040 بالتحديد لما التصميم محتاج بس نسب قسمة لغاية 128 وعايز يوفر الأطراف/مساحة البورد الزيادة اللي عداد 12 مرحلة كامل هيستخدمها.
المواصفات الأساسية
- عداد/مقسم ثنائي ريبل بـ7 مراحل
- بتقسم كلوك الدخل على 2 لغاية 128
- تغليفة SMD مدمجة
الاستخدامات
- تقسيم تردد كلوك لأنظمة رقمية مدمجة
- توليد إشارة توقيت بسيطة
- تقسيم تردد على بوردات محدودة المساحة
المواصفات الفنية
- جهد التغذية: 3-15 فولت
- عدد المراحل: 7 (÷2 لـ÷128)
- التغليف: SOIC (SMD)
لمزيد من التفاصيل التقنية راجع عداد الريبل على ويكيبيديا، وتصفح باقي الدوائر المتكاملة والمتحكمات المتوفرة عندنا.
منتجات مشابهة
الآراء
Clear filtersلسه مفيش تقييمات.