74109 IC Dual J-K flip-flop with set and reset

74109 Dual J-K Flip-Flop with Set and Reset

The 74109 is a dual J-K flip-flop IC with individual set and reset inputs — two independent positive-edge-triggered J-K flip-flops on one chip, each with asynchronous preset and clear control.

74109 – How It Works

On each rising clock edge, the flip-flop’s output changes state according to the standard J-K truth table (hold, set, reset, or toggle), while the asynchronous set/reset inputs allow the output to be forced to a known state independently of the clock — a fundamental building block for counters, shift registers, and state machines in digital logic.

Its individual, per-flip-flop set/reset control (rather than a single shared control line) gives designers finer-grained control than simpler dual flip-flop chips, which is useful in state machines needing independent initialization of each bit.

Key Features

• 2 independent J-K flip-flops
• Individual asynchronous set/reset per flip-flop
• Positive-edge-triggered clocking

Typical Applications

• Digital counter and shift register designs
• State machine and sequential logic circuits
• Educational digital logic projects

Datasheet Specifications

• Flip-Flops: 2 independent J-K
• Trigger: Positive edge
• Package: DIP-16

For more background, see flip-flop circuit theory: reference. Browse our full range of ICs and microcontrollers.

74109 Dual J-K Flip-Flop with Set and Reset

دائرة 74109 فليب-فلوب J-K مزدوج بمداخل ست وريسيت فردية — فليب-فلوب J-K مستقلين اتنين بيشتغلوا على حافة موجبة في شريحة واحدة، كل واحد معاه تحكم بريست وكلير غير متزامن.

74109 – إزاي شغالة

على كل حافة ساعة صاعدة، خرج الفليب-فلوب بيغير حالته حسب جدول الحقيقة J-K القياسي (احتفاظ، ست، ريسيت، أو تبديل)، ومداخل الست/ريسيت الغير متزامنة بتسمح بإجبار الخرج على حالة معروفة بشكل مستقل عن الساعة — لبنة أساسية للعدادات وسجلات الإزاحة وآلات الحالة في المنطق الرقمي.

تحكم الست/ريسيت الفردي لكل فليب-فلوب (بدل خط تحكم واحد مشترك) بيدي المصممين تحكم أدق من شرائح فليب-فلوب مزدوجة أبسط، وده مفيد في آلات حالة محتاجة تهيئة مستقلة لكل بت.

المواصفات الأساسية

• فليب-فلوب J-K مستقلين اتنين
• ست/ريسيت غير متزامن فردي لكل فليب-فلوب
• ساعة تعمل على حافة موجبة

الاستخدامات

• تصميمات عداد رقمي وسجل إزاحة
• دوائر آلة حالة ومنطق تسلسلي
• مشاريع تعليمية منطق رقمي

المواصفات الفنية

• الفليب-فلوب: 2 J-K مستقلين
• التريجر: حافة موجبة
• التغليف: DIP-16

لمزيد من التفاصيل التقنية راجع دائرة الفليب-فلوب على ويكيبيديا، وتصفح باقي الدوائر المتكاملة والمتحكمات المتوفرة عندنا.